- 외국계
- 반도체 설계 관련 전 분야 사업을 진행 중
- 연봉: 상향 협의, Highly Competitive
✔️Your Team
설계 검증 엔지니어로서 100명이 넘는 검증 전문가들과 협업하고 검증 전문가로서 업무를 진행합니다.
내부 교육 과정 및 여러 교육 관련 Activity를 시행하여 지속적인 교육으로 구성원들이 항상 성장할 수 있도록 적극 지원합니다.
✔️What You Will Do
SoC(AP), DTV, TCON, DDI등 다양한 Chip 및 IP 들의 RTL 설계에 대해 검증 계획 수립, TB(테스트 벤치) 개발, Function test 및 debugging, Coverage 등의 검증 업무를 SystemVerilog 및 UVM 환경을 통해 진행합니다.
SPEC 및 사용 환경을 기준으로 제품 동작에 대한 검증 완성도를 높이는 업무를 합니다.
✔️What You need
전기전자/컴퓨터/반도체 공학 등 관련 분야 전공자
학사 이상의 학위 소지자
Verilog, SystemVerilog 등의 HDL 사용한 SoC/ASIC RTL설계나 검증 경험자
✔️What is Nice to Have
SystemVerilog 및 UVM 환경기반 검증 경험자
ARM Core 기반 RTL 설계 혹은 RTL 검증 경험자
AMBA(APB,AHB,AXI,CHI) BUS 환경에서 RTL 설계나 검증 경험이 있으신 분
TCON, DDI, 화질개선 IP 등의 RTL 설계 혹은 RTL 검증 경험자
컴퓨터 구조에 대한 기본적인 이해
C/C++ 프로그래밍 경험자
Perl, Python 등의 script 사용 경험자
감사합니다.
정진영 컨설턴트
jinyeong.jeong@adecco.com